
Klajd Zyla, M.Sc.
Wissenschaftlicher Mitarbeiter
Technische Universität München
TUM School of Computation, Information and Technology
Lehrstuhl für Integrierte Systeme
Arcisstr. 21
80333 München
Tel.: +49.89.289.28560
Fax: +49.89.289.28323
Gebäude: N1 (Theresienstr. 90)
Raum: N2118
Email: klajd.zyla(at)tum.de
Lebenslauf
- Seit Januar 2022: Doktorand am LIS
- 2019-2021: M.Sc. Elektrotechnik und Informationstechnik, TU München
Studiumsschwerpunkt: Embedded and Computer Systems
Masterarbeit: Development of a Cooperative Multi-Agent RL Approach for Autonomous DVFS on MPSoCs - 2016-2019: B.Sc. Elektrotechnik und Informationstechnik, TU München
Bachelorarbeit: Design of a Hardware-Based Debugger for a Self-Aware SoC Paradigm - Werkstudent bei LIS, INOVA Semiconductors GmbH und Dräxlmaier Group
- Tutor für Elektrizität und Magnetismus, Elektromagnetische Feldtheorie
Forschung
Mein Forschungsschwerpunkt liegt auf der Entwicklung von Architekturen und Methoden für flexible und schnelle Verarbeitung von Datenpaketen in leistungsfähigen und intelligenten Netzwerkkarten. Wichtige Aspekte hierbei sind die Untersuchung von on-Chip Interconnects, das Scheduling von Paketen mit verschiedenen Prioritäten und die Beschleunigung von Transport-Protokollen, wie zB RDMA (remote direct memory access).
Lehre
SystemC Laboratory (seit SS 2022)
Studentische Projekte
Verfügbare Projekte
Laufende Projekte
Abgeschlossene Projekte
Bachelorarbeiten
Betreuer:
Klajd Zyla
Student
Nour Abouelkheir
Betreuer:
Klajd Zyla
Student
Amna Bouzaida
Forschungspraxis (Research Internships)
Betreuer:
Klajd Zyla
Student
Aleksa Stojkovic
Betreuer:
Klajd Zyla
Student
Antra Pramanik
Betreuer:
Klajd Zyla
Student
Kejdi Guzi
Seminare
Betreuer:
Klajd Zyla
Student
Arathi Anitha
Betreuer:
Klajd Zyla
Student
Aleksa Stojkovic
Kontakt
klajd.zyla@tum.de
Betreuer:
Klajd Zyla
Student
Kejdi Guzi
Publikationen
2025
2024
- FlexCross: High-Speed and Flexible Packet Processing via a Crosspoint-Queued Crossbar. 2024 27th Euromicro Conference on Digital System Design (DSD), 2024 mehr… BibTeX Volltext ( DOI )
- FlexRoute: A Fast, Flexible and Priority-Aware Packet-Processing Design. 2024 32nd Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP), 2024 mehr… BibTeX Volltext ( DOI )
2023
- CoLeCTs: Cooperative Learning Classifier Tables for Resource Management in MPSoCs. 36th International Conference on Architecture of Computing Systems, ARCS 2023, 2023 mehr… BibTeX Volltext ( DOI )
- FlexPipe: Fast, Flexible and Scalable Packet Processing for High-Performance SmartNICs. 2023 IFIP/IEEE 31st Conference on Very Large Scale Integration (VLSI-SoC), 2023 mehr… BibTeX Volltext ( DOI )