Franz Biersack, M.Sc.

Wissenschaftlicher Mitarbeiter

Technische Universität München
TUM School of Computation, Information and Technology
Lehrstuhl für Integrierte Systeme
Arcisstr. 21
80290 München

Tel.: +49.89.289.23869
Fax: +49.89.289.28323
Gebäude: N1 (Theresienstr. 90)
Raum: N2138
Email: franz.biersack@tum.de

Lebenslauf

• Seit Nov. 2018, Doktorand am LIS
• 2018, M.Sc., Elektro- und Informationstechnik, Technische Universität München
  Master Thesis: "Implementation of an Image Processing Algorithm" bei Airbus Defence and Space
• 2016, B.Eng., Elektro- und Informationstechnik, Ostbayerische Technische Hochschule Regensburg
  Bachelor Thesis: "Entwicklung des Hardwarekonzepts eines Display Timing Analyzers" bei Continental Engineering Services
  Praktikant und Werkstudent während des Studiums bei Continental Engineering Services
• 2012, Praktikant bei PCO

Lehre

Praktikum Industrie 4.0 (Praktikum im Bachelor EI, seit SS19)

Digitale Schaltungen (Lehrveranstaltung im Bachelor EI, seit WS19/20)

Betreute Arbeiten

• Implementation of a SmartNIC-Based Hardware Accelerator for Algorand Relay Nodes to Broadcast Blockchain Messages
  (Masterarbeit, Markus Hörmann, 2024)
• Design and Implementation of a Graphical User Interface for an Open-Source FPGA-Based Network Tester
  (Werkstudent, Markus Absmann, 2024)
• Extension of a Load Balancer Hardware Implementation on the NetFPGA-SUME Platform for Priority-Awareness
  (Werkstudentin, Fabiana Lotter, 2024)
• Configurable Pinning of Flow Priorities to CPU Cores for a Simulation Framework of a SmartNIC-based Hardware Load Balancer
  (Bachelorarbeit, Fabiana Lotter, 2023)
• Design and Implementation of a Power Consumption Model for a Network Simulation Framework with Multi-Core Compute Nodes
  (Bachelorarbeit, Markus Absmann, 2023)
• Modeling and Simulation of Automotive E/E Architecture
  (Externe Masterarbeit, Chengxi Li, 2023)
• Design und Evaluierung eines hardwarebasierten Zeitstempel-Mechanismus für Netzwerkpakete in einem dynamischen Load Balancer für NICs
  (Masterarbeit, Diana Leichte, 2022)
• Hardware Implementation of a Priority-Based Packet Queuing and Scheduling Mechanism
  (Bachelorarbeit, Berke Karakin, 2021)
• Finding the Best Sets of C Compiler Optimization Options for Sensorless Field-Oriented Motor Control on an ARM Cortex-M3 Based Processor
  (Externe Bachelorarbeit, Benedikt Witteler, 2021)
• Correction of Packet Delay Variation for Time Sensitive Networking with Frame Preemption on a Xilinx FPGA
  (Externe Masterarbeit, Tarik Ibrahimpašić, 2020)
• Testautomatisierung im FPGA Jenkins Build Flow mit dem Radio Communication Tester R&S ® CMX500
  (Externe Forschungspraxis, Daniela Lutz, 2020)
• Evaluation of Various Non-Transparent PCIe Bridge Configurations between Two x86 Processors
  (Externe Bachelorarbeit, Chengxi Li, 2020)
• Evaluation of an embedded PCI Express Smart Interconnect concept within a large scaled automotive E/E platform
  (Externe Masterarbeit, Andrea Nicholas Beretta, 2019)