Chip Multicore Processors
| Vortragende/r (Mitwirkende/r) | |
|---|---|
| Umfang | 3 SWS |
| Semester | Sommersemester 2024 |
| Unterrichtssprache | Englisch |
- 15.04.2024 15:00-16:30 2370, HS
- 17.04.2024 15:45-16:30 2370, HS
- 22.04.2024 15:00-16:30 2370, HS
- 24.04.2024 15:45-16:30 2370, HS
- 29.04.2024 15:00-16:30 2370, HS
- 06.05.2024 15:00-16:30 2370, HS
- 08.05.2024 15:45-16:30 2370, HS
- 13.05.2024 15:00-16:30 2370, HS
- 15.05.2024 15:45-16:30 2370, HS
- 22.05.2024 15:45-16:30 2370, HS
- 27.05.2024 15:00-16:30 2370, HS
- 29.05.2024 15:45-16:30 2370, HS
- 03.06.2024 15:00-16:30 2370, HS
- 05.06.2024 15:45-16:30 2370, HS
- 10.06.2024 15:00-16:30 2370, HS
- 17.06.2024 15:00-16:30 2370, HS
- 19.06.2024 15:45-16:30 2370, HS
- 24.06.2024 15:00-16:30 2370, HS
- 26.06.2024 15:45-16:30 2370, HS
- 01.07.2024 15:00-16:30 2370, HS
- 03.07.2024 15:45-16:30 2370, HS
- 08.07.2024 15:00-16:30 2370, HS
- 10.07.2024 15:45-16:30 2370, HS
- 15.07.2024 15:00-16:30 2370, HS
- 17.07.2024 15:45-16:30 2370, HS
Teilnahmekriterien
Siehe TUMonline
Anmerkung: Anmeldung in TUMonline
Anmerkung: Anmeldung in TUMonline
Lernziele
Den Teilnehmern sollen mit der Veranstaltung grundlegende Kenntnisse zu Problemen und Lösungsansätzen der Parallelverarbeitung auf Mehrkernprozessoren vermittelt werden.
Die hierbei relevanten Fragestellungen werden konzeptionell und anhand konkreter Beispiele von aktuellen Prozessoren behandelt. Die Studenten sollen damit in die Lage versetzt werden, Prozessorarchitekturen und deren Vor-/Nachteile bewerten zu können.
Die hierbei relevanten Fragestellungen werden konzeptionell und anhand konkreter Beispiele von aktuellen Prozessoren behandelt. Die Studenten sollen damit in die Lage versetzt werden, Prozessorarchitekturen und deren Vor-/Nachteile bewerten zu können.
Beschreibung
Motivation für Mehrkernprozessoren, Potential und Probleme paralleler Programmausführung, Kategorisierung von Mehrkern-Prozessoren, Gesetz von Amdahl, Speicherhierarchie und -kohärenz, Synchronisation, On-Chip Verbindungsnetzwerke (NoC), Programmiermodelle
Inhaltliche Voraussetzungen
Grundlegende Kenntnisse der Computertechnik. Idealerweise Besuch der Vorlesung 'System-on-Chip Technologies'.
Lehr- und Lernmethoden
Als Lehrmethode wird in der Vorlesung Frontalunterricht, ergänzt durch Gruppendiskussionen, und in der Übung die exemplarische Lösung von Problemstellungen verwendet. Zusätzlich sollen die Studenten im Selbststudium als Hausaufgaben wiss. Publikationen zum besseren Verständnis der Vorlesung aufbereiten. Eine vertiefende Wissensbildung wird durch anschauliche Fallstudienbetrachtungen in der Vorlesung und insbesondere in der Übung angestrebt.
Studien-, Prüfungsleistung
Die Prüfungsart ist den verschiedenen Lernergebnissen angepasst:
Wissensbasierte Lernergebnisse werden im Rahmen einer 75 minütigen schriftlichen Klausur überprüft.
Die Endnote setzt sich aus folgenden Prüfungselementen zusammen:
- 100 % Abschlussklausur
Wissensbasierte Lernergebnisse werden im Rahmen einer 75 minütigen schriftlichen Klausur überprüft.
Die Endnote setzt sich aus folgenden Prüfungselementen zusammen:
- 100 % Abschlussklausur
Empfohlene Literatur
John L. Hennessy und David A. Patterson, Computer Architecture - A Quantitative Approach, Academic Press, 4. Edition
Maurice Herlihy und Nir Shavit, The Art of Multiprocessor Programming, Morgan Kaufmann, 1. Edition
David E. Culler, J. P. Singh und Anoop Gupta, Parallel Computer Architecture: A Hardware/Software Approach, Morgan Kaufmann, 1. Edition
Maurice Herlihy und Nir Shavit, The Art of Multiprocessor Programming, Morgan Kaufmann, 1. Edition
David E. Culler, J. P. Singh und Anoop Gupta, Parallel Computer Architecture: A Hardware/Software Approach, Morgan Kaufmann, 1. Edition